コメを噛め

コメを噛め

rerofumi の電子工作メモ

hatena bookmark

Synchronous SRAM を V850 付録基板のバスに繋いで、外部メモリとしてみるの巻。
SRAM は秋月で買うくらいしか、容易な入手手段が無いのがちと困りものではある。今回は 1Mbit(128KByte)の奴を使ったけれども、目的としては 256Kbit(32KByte)の奴でも事足りるし、256の方が通常在庫品なので安心して買えるというのはあるけれども。


SRAM をテストボードの裏側に貼り付け、CPLD 用の PLCC84 ソケットを挟む。
V850 と SRAM の間は全線 CPLD を挟んでいる。これは配線が間違っても、CPLD の書き換えでなんとかなるや……ではなく、当初からこういうのを作る目的で V850 をいじっていたので。
写真は、電源ラインとJTAGを結線したところ。ここまでは慎重に行う。
左側のレギュレータは 3.3V。SRAM と CPLD の電源は 5V だけれども、I/O 電圧を 3.3V にするために。
JTAG で CPLD に書き込みができることを確認して次へ。


SRAM はピン幅 1.27mm なので、上図の様にして 2.54mm ピッチのユニバーサル基板にハンダ付けする。
常套手段だけれども、自分でやるのは初めて。


そこにポリウレタン線を繋いでいく。
配線のリストを作成、一本線を引く毎に印を付けていって間違いや忘れが無いようにする。


一通り配線が終わった後のもっちゃりとした状態。
面倒くさがらずにちゃんと長さを合わせながら作るべき、と反省。


CPLD の中身を V850 と SRAM ほぼ直結となる様に作成。
V850 側で RAM 読み書きテストをするプログラムを動作させてチェックしていくのだけれども、今日は配線で疲れたのでここまで。

CPLD の脇にある 8ピンのパッケージは 14.318MHz のオシレータ。
この時点で何をやろうとしているのかモロバレではありますが。

・・・SRAM 動かなかったらどうしよう

Leave a Reply